|
· N a v i g a t i o n · · · · · ·
|
Best-Paper-Awards, Best-Program-Awards unddirekte Entwicklungsaufgaben |
|
|
|
Günter Bachelier, M.A. |
|
| · · · · · · · · · · · · · · · · · |
| · · · · · · · · | |
|
Compiling Genetic Programming Systeme in Computing-RAM
|
Die Verarbeitungsgeschwindigkeit ist jedoch nur eine Komponente, welche die Gesamtleistung eines Systems definiert. Hinzu kommt der Umfang und die Zugriffsgeschwindigkeit auf den Speicher. Die hohen Bearbeitungsgeschwindigkeiten von CGP-Systemen werden jedoch durch Architekturen mit getrennter CPU und RAM relativiert, da die Bandbreite zwischen diesen Systemteilen verhältnismäßig klein ist, sodaß ein Großteil des Effizienzgewinnes durch die Gesamtarchitektur wiederum verloren geht. Der naheliegende Lösungsansatz der Speicherung der Individuen einer Sub-Population im Prozessor- oder L2-Cache erzeugt jedoch Beschränkungen bezüglich des Populationsumfanges, was sich ebenfalls negativ auf die Gesamtleistung auswirkt. Ein möglicherweise besserer Lösungsansatz wird durch die enge Integration von Speicher und Prozessorelementen auf einem Chip geliefert, was mit Computing-RAM oder Computing in RAM umschrieben wird. Vertreter dieser Hardware-Klasse, die als Kandidaten für Peta-Flop-Architekturen gehandelt werden, besitzen pro Speicherbank mit beispielsweise 2KBit ein 1bit-Prozessorelement, sodaß bei MBit-Architekturen tausende von Prozessorelementen auf einem Chip enthalten sind, die bei Takten von 10 - 100 ns arbeiten können. Von besonderer Bedeutung sind dabei die Skalierbarkeit und die Kosten solcher Architekturen, da die gleiche Grundstruktur aus Speicherblock und 1bit-Prozessor beliebig skalierbar ist, ohne daß größere Designänderungen notwendig werden. Bei der Verfügbarkeit von lithographischen Verfahren mit höherer Auflösung kann die Architektur direkt weiter verwendet werden, ohne daß größere Redesignkosten entstehen. Auch im Hinblick auf die Verfahrensausbeute besitzt diese hochgradig modulare Architektur eindeutige Vorteile, da bei Fehlern in einer Speicherbank oder einem Prozessorelement die Möglichkeit besteht, dieses aus der Gesamtarchitektur durch Selbsttest-Mechanismen auszuklammern, was bei Speicherarchitekturen üblich ist. Dies wirkt sich nicht auf die Leistungsfähigkeit anderer Grundelemente auf dem Chip aus, sodaß auf der Chipebene eine fast hundertprozentige Ausbeute existiert, da faktisch alle Chips nutzbar sind. Chips mit einer geringen Modularität können hingegen bei einer bestimmten Fehlerrate gar nicht mehr benutzt werden, und müssen vernichtet werden. Bezüglich der Einführung hat dies auch den Vorteil, daß wesentlich vorher produziert werden kann. Dies folgt daraus, daß mehrere Jahre zwischen Labormuster und Serienfertigung mit einer akzeptablen Ausbeute vergehen können, die bei einer hochgradig modularen Struktur wesentlich verringert werden kann.
Für CGP erscheinen solche 1bit-SIMD-Architekturen besonders gut geeignet zu sein, da auf dem Bitlevel mit variabler Kodierungslänge operiert werden kann, und gleichzeitig durch die enge Verzahnung von Speicher und Prozessorelementen viele Individuen in einer Sub-Population auf einem Chip gehalten werden können. Zusätzlich wird diese gute Eignung der Architektur von geringen Kosten und hoher Skalierbarkeit begleitet. Ziel dieses Gesamtprojektes ist die Entwicklung eines Bewertungssystems, mit dem die Eignung unterschiedlicher Architekturen für CGP-Systeme quantifiziert werden soll, wobei das optimale Verhältnis zwischen Speicher- und Prozessorelementen im Vordergrund steht. Weiterhin soll eine Implementierung eines CGP-Systems auf ausgewählte C-RAM-Architekturen erfolgen, die durch FPGAs simuliert werden können. |
Ausstellungsbeschreibung
| Evolutionäre
Kunst | Kunstprozeß
von Bachelier
Sponsorensuche | Kontaktaufnahme